



PCT

## 国際調査報告

09/424667

(法8条、法施行規則第40、41条)  
[PCT18条、PCT規則43、44]

出願人又は代理人 の書類記号 EPPC-1795	今後の手続きについては、国際調査報告の送付通知様式(PCT/ISA/220) 及び下記5を参照すること。	
国際出願番号 PCT/J P 99/01655	国際出願日 (日.月.年) 31.03.99	優先日 (日.月.年) 31.03.98
出願人(氏名又は名称) 工藤 真		31 Nov 99

国際調査機関が作成したこの国際調査報告を法施行規則第41条(PCT18条)の規定に従い出願人に送付する。  
この写しは国際事務局にも送付される。

この国際調査報告は、全部で 3 ページである。

☐ この調査報告に引用された先行技術文献の写しも添付されている。

## 1. 国際調査報告の基礎

a. 言語は、下記に示す場合を除くほか、この国際出願がされたものに基づき国際調査を行った。

☐ この国際調査機関に提出された国際出願の翻訳文に基づき国際調査を行った。

b. この国際出願は、ヌクレオチド又はアミノ酸配列を含んでおり、次の配列表に基づき国際調査を行った。

☐ この国際出願に含まれる書面による配列表

☐ この国際出願と共に提出されたフレキシブルディスクによる配列表

☐ 出願後に、この国際調査機関に提出された書面による配列表

☐ 出願後に、この国際調査機関に提出されたフレキシブルディスクによる配列表

☐ 出願後に提出した書面による配列表が出願時における国際出願の開示の範囲を超える事項を含まない旨の陳述書の提出があった。

☐ 書面による配列表に記載した配列とフレキシブルディスクによる配列表に記録した配列が同一である旨の陳述書の提出があった。

2. ☐ 請求の範囲の一部の調査ができない(第I欄参照)。

3. ☐ 発明の単一性が欠如している(第II欄参照)。

4. 発明の名称は ☒ 出願人が提出したものを承認する。

☐ 次に示すように国際調査機関が作成した。

5. 要約は

☒ 出願人が提出したものを承認する。

☐ 第III欄に示されているように、法施行規則第47条(PCT規則38.2(b))の規定により国際調査機関が作成した。出願人は、この国際調査報告の発送の日から1カ月以内にこの国際調査機関に意見を提出することができる。

6. 要約書とともに公表される図は、

第 2 図とする。 ☒ 出願人が示したとおりである。

☐ なし

☐ 出願人は図を示さなかった。

☐ 本図は発明の特徴を一層よく表している。

## A. 発明の属する分野の分類 (国際特許分類 (IPC))

Int. Cl.<sup>8</sup> G06F11/22  
Int. Cl.<sup>8</sup> G06F11/28

## B. 調査を行った分野

## 調査を行った最小限資料 (国際特許分類 (IPC))

Int. Cl.<sup>8</sup> G06F11/22 - 11/34  
Int. Cl.<sup>8</sup> G06F9/30 - 9/355

## 最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報 1922 - 1996年  
日本国公開実用新案公報 1971 - 1999年  
日本国登録実用新案公報 1994 - 1999年  
日本国実用新案登録公報 1996 - 1999年

## 国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

## C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
A	J P, 60-72034, A (日本電気株式会社), 24. 4月. 1985 (24. 04. 85) (ファミリーなし)	1-29
A	J P, 8-221297, A (株式会社長府製作所), 30. 8 月. 1996 (30. 08. 96) (ファミリーなし)	1-29
A	J P, 1-286030, A (日本電気株式会社, 甲府日本電気株 式会社), 17. 11月. 1989 (17. 11. 89) (ファミ リーなし)	1, 2, 9, 10, 29

☒ C欄の続きにも文献が列挙されている。

☐ パテントファミリーに関する別紙を参照。

## \* 引用文献のカテゴリー

- 「A」特に関連のある文献ではなく、一般的技術水準を示すもの  
「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの  
「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す)  
「O」口頭による開示、使用、展示等に言及する文献  
「P」国際出願日前で、かつ優先権の主張の基礎となる出願

- の日の後に公表された文献  
「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの  
「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの  
「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの  
「&」同一パテントファミリー文献

国際調査を完了した日 04. 06. 99

国際調査報告の発送日

22.06.99

国際調査機関の名称及びあて先  
日本国特許庁 (ISA/J P)  
郵便番号 100-8915  
東京都千代田区霞が関三丁目4番3号

特許庁審査官 (権限のある職員)  
伊知地 和之



5B 929

電話番号 03-3581-1101 内線 3545

C (続き) . 関連すると認められる文献		関連する 請求の範囲の番号
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	
A	JP, 64-3745, A (株式会社日立製作所, 日立マイクロコンピュータエンジニアリング株式会社), 9. 1月. 1989 (09. 01. 89) (ファミリーなし)	15, 16
A	JP, 63-303437, A (日本電気株式会社), 12. 12月. 1988 (12. 12. 88) (ファミリーなし)	15, 16

P C T

REC'D 25 JUN 1999

WIPO PCT

## 国際調査報告

(法8条、法施行規則第40、41条)  
[PCT18条、PCT規則43、44]

出願人又は代理人 の書類記号 E P P C - 1 7 9 5	今後の手続きについては、国際調査報告の送付通知様式(PCT/ISA/220) 及び下記5を参照すること。	
国際出願番号 PCT/J P 9 9 / 0 1 6 5 5	国際出願日 (日.月.年) 3 1 . 0 3 . 9 9	優先日 (日.月.年) 3 1 . 0 3 . 9 8
出願人(氏名又は名称) 工藤 真		31-N8V-99

国際調査機関が作成したこの国際調査報告を法施行規則第41条(PCT18条)の規定に従い出願人に送付する。  
この写しは国際事務局にも送付される。

この国際調査報告は、全部で 3 ページである。

☐ この調査報告に引用された先行技術文献の写しも添付されている。

## 1. 国際調査報告の基礎

a. 言語は、下記に示す場合を除くほか、この国際出願がされたものに基づき国際調査を行った。

☐ この国際調査機関に提出された国際出願の翻訳文に基づき国際調査を行った。

b. この国際出願は、ヌクレオチド又はアミノ酸配列を含んでおり、次の配列表に基づき国際調査を行った。

☐ この国際出願に含まれる書面による配列表

☐ この国際出願と共に提出されたフレキシブルディスクによる配列表

☐ 出願後に、この国際調査機関に提出された書面による配列表

☐ 出願後に、この国際調査機関に提出されたフレキシブルディスクによる配列表

☐ 出願後に提出した書面による配列表が出願時における国際出願の開示の範囲を超える事項を含まない旨の陳述書の提出があった。

☐ 書面による配列表に記載した配列とフレキシブルディスクによる配列表に記載した配列が同一である旨の陳述書の提出があった。

2. ☐ 請求の範囲の一部の調査ができない(第I欄参照)。

3. ☐ 発明の単一性が欠如している(第II欄参照)。

4. 発明の名称は ☒ 出願人が提出したものを承認する。

☐ 次に示すように国際調査機関が作成した。

5. 要約は ☒ 出願人が提出したものを承認する。

☐ 第III欄に示されているように、法施行規則第47条(PCT規則38.2(b))の規定により国際調査機関が作成した。出願人は、この国際調査報告の発送の日から1カ月以内にこの国際調査機関に意見を提出することができる。

6. 要約書とともに公表される図は、  
第 2 図とする。 ☒ 出願人が示したとおりである。

☐ なし

☐ 出願人は図を示さなかった。

☐ 本図は発明の特徴を一層よく表している。

## A. 発明の属する分野の分類 (国際特許分類 (IPC))

Int. Cl<sup>6</sup> G 06 F 11 / 22  
Int. Cl<sup>6</sup> G 06 F 11 / 28

## B. 調査を行った分野

調査を行った最小限資料 (国際特許分類 (IPC))

Int. Cl<sup>6</sup> G 06 F 11 / 22 - 11 / 34  
Int. Cl<sup>6</sup> G 06 F 9 / 30 - 9 / 355

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報 1922 - 1996年  
日本国公開実用新案公報 1971 - 1999年  
日本国登録実用新案公報 1994 - 1999年  
日本国実用新案登録公報 1996 - 1999年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

## C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
A	J P, 60-72034, A (日本電気株式会社), 24. 4月. 1985 (24. 04. 85) (ファミリーなし)	1-29
A	J P, 8-221297, A (株式会社長府製作所), 30. 8 月. 1996 (30. 08. 96) (ファミリーなし)	1-29
A	J P, 1-286030, A (日本電気株式会社, 甲府日本電気株 式会社), 17. 11月. 1989 (17. 11. 89) (ファミ リーなし)	1, 2, 9, 10, 29

☒ C欄の続きにも文献が列举されている。☐ パテントファミリーに関する別紙を参照。

## \* 引用文献のカテゴリー

「A」 特に関連のある文献ではなく、一般的技術水準を示すもの  
「E」 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの  
「L」 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す)  
「O」 口頭による開示、使用、展示等に言及する文献  
「P」 国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」 国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの

「X」 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの

「Y」 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの

「&amp;」 同一パテントファミリー文献

国際調査を完了した日

04. 06. 99

国際調査報告の発送日

22.06.99

国際調査機関の名称及びあて先

日本国特許庁 (ISA/J P)  
郵便番号100-8915  
東京都千代田区霞が関三丁目4番3号

特許庁審査官 (権限のある職員)

伊知地 和之



5B

9291

電話番号 03-3581-1101 内線 3545



# INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP99/01655

A. CLASSIFICATION OF SUBJECT MATTER  
Int.Cl<sup>6</sup> G06F11/22, G06F11/28

According to International Patent Classification (IPC) or to both national classification and IPC

## B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

Int.Cl<sup>6</sup> G06F11/22-11/34, G06F9/30-9/355

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched  
Jitsuyo Shinan Koho 1922-1996 Toroku Jitsuyo Shinan Koho 1994-1999  
Kokai Jitsuyo Shinan Koho 1971-1999 Jitsuyo Shinan Toroku Koho 1996-1999

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

## C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP, 60-72034, A (NEC Corp.), 24 April, 1985 (24. 04. 85) (Family: none)	1-29
A	JP, 8-221297, A (K.K. Chiyofu Seisakusho), 30 August, 1996 (30. 08. 96) (Family: none)	1-29
A	JP, 1-286030, A (NEC Corp., Kofu Nippon Denki K.K.), 17 November, 1989 (17. 11. 89) (Family: none)	1, 2, 9, 10, 29
A	JP, 64-3745, A (Hitachi, Ltd., Hitachi Micro Computer Engineering K.K.), 9 January, 1989 (09. 01. 89) (Family: none)	15, 16
A	JP, 63-303437, A (NEC Corp.), 12 December, 1988 (12. 12. 88) (Family: none)	15, 16

☐ Further documents are listed in the continuation of Box C. ☐ See patent-family annex.

\* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance	"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
"E" earlier document but published on or after the international filing date	"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)	"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
"O" document referring to an oral disclosure, use, exhibition or other means	"&" document member of the same patent family
"P" document published prior to the international filing date but later than the priority date claimed	

Date of the actual completion of the international search  
4 June, 1999 (04. 06. 99)

Date of mailing of the international search report  
22 June, 1999 (22. 06. 99)

Name and mailing address of the ISA/  
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

# 記録原本

1/4

EPPC-1795

## 特許協力条約に基づく国際出願願書

原本（出願用） - 印刷日時 1999年03月25日（25.03.1999）木曜日 15時03分47秒

0	受理官庁記入欄 国際出願番号	PCT/JP99/01655
0-2	国際出願日	31.03.99
0-3	(受付印)	PCT International Application 日本国特許庁
0-4	この特許協力条約に基づく国際出願願書(様式 - PCT/RO/101)は、右記によって作成された。	PCT-EASY Version 2.83 (updated 01.03.1999)
0-5	申立て 出願人は、この国際出願が特許協力条約に従って処理されることを請求する。	
0-6	出願人によって指定された受理官庁	日本国特許庁 (RO/JP)
0-7	出願人又は代理人の書類記号	EPPC-1795
I	発明の名称	マイクロコンピュータ、電子機器及びデバッグシステム
II	出願人 この欄に記載した者は 右の指定国についての出願人である。	出願人及び発明者である (applicant and inventor) すべての指定国 (all designated States)
II-4ja	氏名(姓名)	工藤 真
II-4en	Name (LAST, First)	KUDO, Makoto
II-5ja	あて名:	392-8502 日本国 長野県 諏訪市 大和3丁目3番5号 セイコーエプソン株式会社内
II-5en	Address:	c/o SEIKO EPSON CORPORATION 3-5, Owa 3-chome Suwa-shi, Nagano 392-8502 Japan
II-6	国籍 (国名)	日本国 JP
II-7	住所 (国名)	日本国 JP
II-8	電話番号	0266-52-3131
II-9	ファクシミリ番号	0266-58-3243

特許協力条約に基づく国際出願願書

原本（出願用） - 印刷日時 1999年03月25日 (25.03.1999) 木曜日 15時03分47秒

III-1 III-1-1 III-1-2	その他の出願人又は発明者 この欄に記載した者は 右の指定国について出願人である。	出願人及び発明者である (applicant and inventor) すべての指定国 (all designated States)
III-1-4ja III-1-4en III-1-5ja  III-1-5en	氏名(姓名) Name (LAST, First) あて名:  Address:	土方 陽一 HIJIKATA, Yoichi 392-8502 日本国 長野県 諏訪市 大和3丁目3番5号 セイコーエプソン株式会社内 c/o SEIKO EPSON CORPORATION 3-5, Owa 3-chome Suwa-shi, Nagano 392-8502 Japan 日本国 JP 日本国 JP
III-1-6 III-1-7	国籍 (国名) 住所 (国名)	
IV-1 IV-1-1ja IV-1-1en IV-1-2ja  IV-1-2en	代理人又は共通の代表者、通知 のあて名 下記の者は国際機関において右 記のごとく出願人のために行動 する。 氏名(姓名) Name (LAST, First) あて名:  Address:	代理人 (agent)  井上 一 INOUE, Hajime 167-0051 日本国 東京都 杉並区 荻窪5丁目26番13号 荻窪TMビル2階 2nd Floor, Ogikubo TM Bldg., 26-13, Ogikubo 5-chome Suginami-ku, Tokyo 167-0051 Japan 03-5397-0891 03-5397-0893 MXJ00663@nifty.ne.jp
IV-1-3 IV-1-4 IV-1-5	電話番号 ファクシミリ番号 電子メール	
IV-2 IV-2-1ja IV-2-1en	その他の代理人  氏名 Name(s)	筆頭代理人と同じあて名を有する代理人 (additional agent(s) with same address as first named agent) 布施 行夫; 大淵 美千栄 FUSE, Yukio; OFUCHI, Michie
V V-1	国の指定 広域特許 (他の種類の保護又は取扱いを 求める場合には括弧内に記載す る。)	--
V-2	国内特許 (他の種類の保護又は取扱いを 求める場合には括弧内に記載す る。)	US

特許協力条約に基づく国際出願願書

原本（出願用） - 印刷日時 1999年03月25日（25.03.1999）木曜日 15時03分47秒

V-5	指定の確認の宣言 出願人は、上記の指定に加えて、規則4.9(b)の規定に基づき、特許協力条約のもとで認められる他の全ての国の指定を行う。ただし、V-6欄に示した国の指定を除く。出願人は、これらの追加される指定が確認を条件としていること、並びに優先日から15月が経過する前にその確認がなされない指定は、この期間の経過時に、出願人によって取り下げられたものとみなされることを宣言する。	
V-6	指定の確認から除かれる国	なし (NONE)
VI-1	先の国内出願に基づく優先権主張	
VI-1-1	先の出願日	1998年03月31日 (31.03.1998)
VI-1-2	先の出願番号	特願平10-103721
VI-1-3	国名	日本国 JP
VI-2	優先権証明書送付の請求 上記の先の出願のうち、右記の番号のものについては、出願書類の認証謄本を作成し国際事務局へ送付することを、受理官庁に対して請求している。	VI-1
VII-1	特定された国際調査機関(ISA)	日本国特許庁 (ISA/JP)
VIII	照合欄	用紙の枚数
VIII-1	願書	4
VIII-2	明細書	28
VIII-3	請求の範囲	6
VIII-4	要約	1
VIII-5	図面	26
VIII-7	合計	65
VIII-8	添付書類 手数料計算用紙	添付 ✓
VIII-9	別個の記名押印された委任状	添付 ✓
VIII-16	PCT-EASYディスク	-
VIII-17	その他	優先権書類送付請求書
VIII-17	その他	納付する手数料に相当する特許印紙を貼付した書面
VIII-17	その他	国際事務局の口座への振込を証明する書面
VIII-18	要約書とともに提示する図の番号	2
VIII-19	国際出願の使用言語名:	日本語 (Japanese)
IX-1	提出者の記名押印	
IX-1-1	氏名(姓名)	井上 一



特許協力条約に基づく国際出願願書

原本（出願用） - 印刷日時 1999年03月25日（25.03.1999）木曜日 15時03分47秒

EPPC-1795

受理官庁記入欄

10-1	国際出願として提出された書類 の実際の受理の日	31.03.99
10-2	図面：	
10-2-1	受理された	
10-2-2	不足図面がある	
10-3	国際出願として提出された書類 を補完する書類又は図面であつ てその後期間内に提出されたも のの実際の受理の日（訂正日）	
10-4	特許協力条約第11条(2)に基づ く必要な補完の期間内の受理の 日	
10-5	出願人により特定された国際調 査機関	ISA/JP
10-6	調査手数料未払いにつき、国際 調査機関に調査用写しを送付し ていない	

国際事務局記入欄

11-1	記録原本の受理の日	16 APRIL 1999 ( 16.04.99 )
------	-----------	----------------------------

# 明 細 書

マイクロコンピュータ、電子機器及びデバッグシステム

## 〔技術分野〕

本発明は、マイクロコンピュータ、マイクロコンピュータを含む電子機器、及びデバッグシステムに関する。

## 〔背景技術〕

近年、ゲーム装置、カーナビゲーションシステム、プリンタ、携帯情報端末などの電子機器に組み込まれ、高度な情報処理を実現できるマイクロコンピュータに対する需要が高まっている。そして、このような組み込み型のマイクロコンピュータは、通常、ターゲットシステムと呼ばれるユーザボードに実装される。そして、このターゲットシステムを動作させるソフトウェアの開発を支援するためにICE (In-Circuit Emulator) と呼ばれるソフトウェア開発支援ツールが広く使用されている。

さて、このようなICEとしては、従来、図1Aに示すようなCPU置き換え型と呼ばれるICEが主流を占めていた。このCPU置き換え型ICEでは、デバッグ時にターゲットシステム300からマイクロコンピュータ302を取り外し、その代わりにデバッグツール304のプロープ306を接続する。そして、このデバッグツール304に、取り外したマイクロコンピュータ302の動作をエミュレートさせる。また、このデバッグツール304に、デバッグのために必要な種々の処理を行わせる。

しかしながら、このCPU置き換え型ICEには、プロープ306のピン数が増えたと共にプロープ306の線308が増えるという欠点があった。このため、マイクロコンピュータ302の高周波数動作をエミュレートすることが困難になる（例えば33MHz程度が限界）。またターゲットシステム300の設計も困難になる。更に、マイクロコンピュータ302を実装して動作させる実動作

時とデバッグツール 304 でマイクロコンピュータ 302 の動作をエミュレートするデバッグモード時とで、ターゲットシステム 300 の動作環境（信号のタイミング、負荷条件）が変化してしまう。またこの CPU 置き換え型 ICE には、マイクロコンピュータが異なれば、たとえそれが派生品であっても、設計が異なるデバッグツールや、ピン数やピンの位置が異なるプローブを使用しなければならないという問題もあった。

一方、このような CPU 置き換え型 ICE の欠点を解消するものとして、図 1 B に示すような、モニタプログラム 310 をターゲットシステム 312 に実装するタイプの ICE が知られている。しかしながら、これまでのモニタプログラム実装型 ICE では、モニタプログラム 310 に、全てのデバッグコマンド（プログラムのロード、GO、ステップ実行、メモリのリード・ライト、内部レジスタのリード・ライト、ブレークポイントの設定・解除）を実行する機能を持たせる必要があった。したがって、モニタプログラム 310 の命令コードサイズが非常に大きくなってしまう（例えば 30～50 K バイト）。このため、ユーザが自由に使用できるメモリ領域が減ってしまうと共に、デバッグ時とデバッグ時以外でシステムが異なってしまうという問題があった。図 1 B の問題点を解決する方法として、モニタプログラムをチップ上にのせるオンチップデバッグという方法があるが、命令コードサイズが大きなモニタプログラムをチップ内に設けると、チップのサイズを大きくしてしまうという問題点がある。

#### [発明の開示]

本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、小さな命令コードサイズ又は回路規模でオンチップデバッグ機能を実現できるマイクロコンピュータ、これを含む電子機器、及びデバッグシステムを提供することにある。

上記課題を解決するために本発明は、オンチップデバッグ機能を有するマイクロコンピュータであって、命令の実行処理を行う中央処理ユニットと、マイクロコンピュータの外部に設けられデバッグコマンドを少なくとも 1 つのプリミティ

ブコマンドに変換するための処理を行う第2のモニタ手段との間でデータを送受信し、実行するプリミティブコマンドを前記第2のモニタ手段からの受信データに基づいて決定し、決定したプリミティブコマンドを実行するための処理を行う第1のモニタ手段とを含むことを特徴とする。

本発明によれば、マイクロコンピュータの外部に設けられた第2のモニタ手段が、ホストシステム等が発行したデバッグコマンドをプリミティブコマンドに変換（分解）するための処理を行う。そして、第1のモニタ手段は、この第2のモニタ手段からデータを受信し、この受信データに基づいて決定されたプリミティブコマンドを実行するための処理を行う。本発明によれば、第1のモニタ手段の処理を実行するためのモニタプログラムに、各デバッグコマンドを実行するための複雑なルーチンを持たせる必要がなくなる。したがって、モニタプログラムの命令コードサイズを格段に小さくできるようになり、小さなハードウェア規模でオンチップデバッグ機能を実現できるようになる。

また本発明は、前記プリミティブコマンドが、ユーザプログラムの実行を開始するコマンド、デバッグモード時におけるメモリマップ上のアドレスにデータをライトするコマンド、及び前記メモリマップ上のアドレスからデータをリードするコマンドを含むことを特徴とする。このようにプリミティブコマンドをシンプルにすることで、モニタプログラムの命令コードサイズを更に小さくできるようになる。

また本発明は、前記中央処理ユニットの命令実行処理に使用され、デバッグモード時におけるメモリマップ上にそのアドレスが割り付けられる制御レジスタを含むことを特徴とする。このようにすれば、デバッグモード時に制御レジスタを用いたデバッグ処理を行うことが可能になり、処理の簡易化、ハードウェアの小規模化を図れるようになる。

また本発明は、前記中央処理ユニットの内部レジスタの内容が退避され、デバッグモード時におけるメモリマップ上にそのアドレスが割り付けられるモニタRAMを含むことを特徴とする。このようにすれば、デバッグモード時に、内部レジスタの内容をリードしたりすることが可能になり、より多様なデバッグ機能を実

実現できるようになる。

また本発明は、前記第 2 のモニタ手段との間で半 2 重の双方向通信を行うための 1 本の双方向通信ラインが接続される端子を含み、スレーブとなる前記第 1 のモニタ手段が、マスタとなる前記第 2 のモニタ手段からデータを受信したことを条件に、該受信データに対応する処理を行い該受信データに対応する応答データを前記第 2 のモニタ手段に送信することを特徴とする。このようにすれば、マイクロコンピュータの端子（ピン）数を減らすことが可能となり、マイクロコンピュータの低コスト化を図れるようになる。また、第 1、第 2 のモニタ手段の間の通信プロトコルを単純化でき、モニタプログラムの命令コードサイズを更に小さくできるようになる。

また本発明は、前記第 2 のモニタ手段からの受信データが、前記第 1 のモニタ手段が実行するプリミティブコマンドの識別データを含むことを特徴とする。このようにすることで、プリミティブコマンドの実行の指示を簡易に第 2 のモニタ手段から第 1 のモニタ手段に伝えることが可能になる。

また本発明は、前記第 1 のモニタ手段が、前記第 2 のモニタ手段との間で固定長のデータを送受信することを特徴とする。このようにすることで、第 1 のモニタ手段のモニタプログラムの命令コードサイズを更に小さくすることが可能になる。

また本発明は、前記第 1 のモニタ手段の処理を実行するためのモニタプログラムが R O M に格納されていることを特徴とする。このようにすることで、R A M に比べて占有面積の小さい R O M にモニタプログラムが格納されると共に、モニタプログラムを R A M にロードするロジック回路等が不要になる。したがって、マイクロコンピュータの更なる小規模化を図れるようになる。

また本発明は、前記第 1 のモニタ手段が、第 1 のクロックを分周し、調歩同期式で送受信されるデータの各ビットをサンプリングするための第 1 のサンプリングクロックを生成する第 1 の分周回路と、前記第 1 のサンプリングクロックに基づいてデータを送受信する回路とを含み、前記第 1 のモニタ手段が、前記第 2 のモニタ手段が含む第 2 の分周回路が第 2 のサンプリングクロックを生成するため

の信号として、前記第1のクロックを、前記第2のモニタ手段に供給することを特徴とする。このように、サンプリングクロックを生成するための第1のクロックを第1、第2のモニタ手段で共有することで、通信データのサンプリングエラーの発生率を格段に低くすることが可能になると共に、通信速度の最適化、高速化を図れるようになる。

また本発明は、前記第1のモニタ手段がリード及びライト可能なモニタRAMを含み、前記第1のモニタ手段が、ユーザプログラムの実行がブレークしデバッグモードに移行した場合に、前記中央処理ユニットのプログラムカウンタ値及び内部レジスタの内容を前記モニタRAMに待避することを特徴とする。このようにすることで、デバッグモードからユーザプログラム実行モードに戻った時に適正にユーザプログラムを実行できるようになる。また第1のモニタ手段が内部レジスタの内容等を利用して各種の処理を行うことも可能になる。

また本発明に係る電子機器は、上記のいずれかのマイクロコンピュータと、前記マイクロコンピュータの処理対象となるデータの入力源と、前記マイクロコンピュータにより処理されたデータを出力するための出力装置とを含むことを特徴とする。このようにすれば、電子機器を動作させるプログラムなどのデバッグ作業の効率化を図れるようになり、電子機器の開発期間の短縮化、低コスト化を図れるようになる。

また本発明は、マイクロコンピュータを含むターゲットシステムのためのデバッグシステムであって、ホストシステムが発行したデバッグコマンドを少なくとも1つのプリミティブコマンドに変換するための処理を行う第2のモニタ手段と、前記第2のモニタ手段との間でデータを送受信し、実行するプリミティブコマンドを前記第2のモニタ手段からの受信データに基づいて決定し、決定したプリミティブコマンドを実行するための処理を行う第1のモニタ手段とを含むことを特徴とする。

本発明によれば、第1のモニタ手段の処理を実行するためのモニタプログラムの命令コードサイズを格段に小さくできる。これにより、ユーザが自由に使用できるメモリ領域を増やすことが可能になる。また、ターゲットシステムを、実動

作時の環境と同一の環境でデバッグできるデバッグシステムを提供できるようになる。

# [図面の簡単な説明]

図1 AはCPU置き換え型のICE、図1 Bはモニタプログラム実装型ICEの例を示す図である。

図2は、本実施形態の特徴について説明するための図である。

図3は、本実施形態のマイクロコンピュータ、デバッグシステムの構成例を示す機能ブロック図である。

図4は、デバッグモード時のメモリマップを示す図である。

図5 A、図5 B、図5 C、図5 Dは、デバッグコマンドをプリミティブコマンドへ変換（分解）する処理について説明するための図である。

図6は、SIOの構成例を示す機能ブロック図である。

図7は、デバッグツールの構成例を示す機能ブロック図である。

図8 A、図8 Bは、リアルタイムトレース処理について説明するための図である。

図9 A、図9 B、図9 Cは、ミニモニタ部とメインモニタ部との間の通信手法について説明するための図である。

図10 A、図10 B、図10 C、図10 Dは、送受信データのフォーマット及び種類について説明するための図である。

図11 A、図11 Bも、送受信データのフォーマット及び種類について説明するための図である。

図12 A、図12 Bは、送受信データが可変長、固定長の場合のミニモニタプログラムのソースコードのサイズについて説明するための図である。

図13 A、図13 Bは、ミニモニタプログラムをROMに格納する手法について説明するための図である。

図14 A、図14 Bは、同期式、調歩同期式の通信手法について説明するための図である。

図 1 5 A、図 1 5 B は、一般的な調歩同期式でのクロックとサンプリングクロックとサンプリングデータのタイミング波形を示す図である。

図 1 6 は、本実施形態の通信手法について説明するための図である。

図 1 7 A、図 1 7 B は、図 1 6 の手法でのクロックとサンプリングクロックとサンプリングデータのタイミング波形を示す図である。

図 1 8 は、本実施形態の通信手法について説明するための図である。

図 1 9 A、図 1 9 B は、図 1 8 の手法でのクロックとサンプリングクロックとサンプリングデータのタイミング波形を示す図である。

図 2 0 は、デバッグツール側での分周比設定処理について説明するためのフローチャートである。

図 2 1 は、マイクロコンピュータ側での分周比設定処理について説明するためのフローチャートである。

図 2 2 は、ユーザプログラム実行モードからデバッグモードへの移行について説明するための図である。

図 2 3 は、本実施形態の詳細な処理例を説明するためのフローチャートである。

図 2 4 は、本実施形態の詳細な処理例を説明するためのフローチャートである。

図 2 5 A、図 2 5 B、図 2 5 C は、種々の電子機器の内部ブロック図の例である。

図 2 6 A、図 2 6 B、図 2 6 C は、種々の電子機器の外観図の例である。

## [発明を実施するための最良の形態]

以下、本発明の好適な実施形態について図面を用いて詳細に説明する。

### 1. 本実施形態の特徴

まず本実施形態の特徴について図 2 を用いて説明する。

図 2 に示すように、本実施形態では、マイクロコンピュータ 1 0 が、CPU (中央処理ユニット) 1 2 及び本実施形態の要部であるミニモニタ部 (第 1 のモニタ手段) 1 4 を含む。また、マイクロコンピュータ 1 0 の外部にはメインモニタ部 (第 2 のモニタ手段) 1 6 が設けられている。ここでメインモニタ部 1 6 は、

例えばホストシステムなどが発行したデバッグコマンドをプリミティブコマンドに変換（分解）するための処理を行う。また、ミニモニタ部14は、メインモニタ部16との間でデータを送受信する。そして、ミニモニタ部14は、実行するプリミティブコマンドを、メインモニタ部16からの受信データに基づいて決定し、プリミティブコマンドを実行するための処理を行う。

ここで、メインモニタ部16の変換処理の対象となるデバッグコマンドとしては、プログラムロード、GO、ステップ実行、メモリライト、メモリリード、内部レジスタライト、内部レジスタリード、ブレークポイント設定、ブレークポイント解除などのコマンドを考えることができる。メインモニタ部16は、これらの多様で複雑なデバッグコマンドを、例えばGO、ライト（デバッグモード時におけるメモリマップ上の所与のアドレスへのライト）、リード（メモリマップ上の所与のアドレスからのリード）などの、シンプルでプリミティブなコマンドに変換する処理を行う。このようにすることで、ミニモニタ部14の処理を行うミニモニタプログラムの命令コードサイズを格段に小さくすることができる。これにより、マイクロコンピュータ10のオンチップデバッグ機能を実現できるようになる。

即ち、図1Bに示すようなタイプのICEでは、モニタプログラム310は、プログラムロード、GO、ステップ実行などのデバッグコマンドの全ての処理ルーチンを有している。このため、モニタプログラム310の命令コードサイズが非常に大きくなり（例えば30～50Kバイト）、モニタプログラム310をマイクロコンピュータ314に内蔵することは事実上困難となる。

これに対して、本実施形態では、ミニモニタ部14の処理を行うミニモニタプログラムは、GO、ライト、リードなどのシンプルなプリミティブコマンドの処理ルーチンのみを有し、命令コードサイズが非常に小さい（例えば256バイト）。したがって、ミニモニタプログラムをマイクロコンピュータ10に内蔵することが可能となり、オンチップデバッグ機能を実現できるようになる。また、ユーザが自由に使用できるメモリ領域の減少を最小限に抑える、あるいは全く減少させないようにすることが可能になる。

## 2. 詳細な構成例

図3に本実施形態のマイクロコンピュータ及びデバッグシステムの詳細な構成例を示す。図3に示すように、マイクロコンピュータ20は、CPU22、BCU(バス制御ユニット)26、内部メモリ(ミニモニタROM42及びミニモニタRAM44以外の内部ROM及び内部RAM)28、クロック生成部30、ミニモニタ部40(第1のモニタ手段)、トレース部50を含む。

ここでCPU22は、種々の命令の実行処理を行うものであり、内部レジスタ24を含む。内部レジスタ24は、汎用レジスタであるR0~R15や、特殊レジスタであるSP(スタックポインタレジスタ)、AHR(積和結果データの上位レジスタ)、ALR(積和結果データの下位レジスタ)などを含む。

BCU26はバスを制御するものである。例えば、CPU22に接続されるハーバードアーキテクチャのバス31や、内部メモリ28に接続されるバス32や、外部メモリ36に接続される外部バス33や、ミニモニタ部40、トレース部50などに接続される内部バス34の制御を行う。

またクロック生成部30は、マイクロコンピュータ20内で使用される各種のクロックを生成するものである。なおクロック生成部30からのCLKは外部のデバッグツール60にも供給される。

ミニモニタ部40は、ミニモニタROM42、ミニモニタRAM44、制御レジスタ46、SIO48を含む。

ここで、ミニモニタROM42には、ミニモニタプログラムが格納される。本実施形態では、このミニモニタプログラムは、GO、リード、ライトなどのシンプルでプリミティブなコマンドの処理のみを行うようになっている。このため、ミニモニタROM42のメモリ容量を例えば256バイト程度に抑えることができ、オンチップデバッグ機能を持たせながらマイクロコンピュータ20を小規模化できるようになる。

ミニモニタRAM44には、デバッグモードへの移行時に(ユーザプログラムのブレーク発生時に)、CPU22の内部レジスタ24の内容が退避される。これにより、デバッグモードの終了後にユーザプログラムの実行を適正に再スター

トできるようになる。また内部レジスタの内容のリード等を、ミニモニタプログラムが持つプリミティブなリードコマンド等で実現できるようになる。

制御レジスタ 46 は、各種のデバッグ処理を制御するためのレジスタであり、ステップ実行イネーブルビット、ブレーキイネーブルビット、ブレークアドレスビット、トレースイネーブルビットなどを有する。ミニモニタプログラムにより動作する CPU 22 が制御レジスタ 46 の各ビットにデータをライトしたり、各ビットのデータをリードすることで、各種のデバッグ処理が実現される。

SIO 48 は、マイクロコンピュータ 20 の外部に設けられたデバッグツール 60 との間でデータを送受信するためのものである。SIO 48 とデバッグツール 60 との間は、TXD/RXD（データ送受信ライン）で接続されている。

トレース部 50 は、リアルタイムトレース機能を実現するためのものである。トレース部 50 とデバッグツール 60 との間は、CPU 22 の命令実行のスタートを表す 3 ビットの DST [2 : 0] と、分岐先の PC（プログラムカウンタ）値を表す DPCO という 4 本のラインで接続されている。

デバッグツール 60 はメインモニタ部 62 を含み、パーソナルコンピュータ等により実現されるホストシステム 66 に接続される。ホストシステム 66 が、ユーザの操作により、プログラムロード、ステップ実行などのデバッグコマンドを発行すると、メインモニタ部 62 が、このデバッグコマンドをプリミティブコマンドに変換（分解）するための処理を行う。そして、メインモニタ部 62 が、プリミティブコマンドの実行を指示するデータをミニモニタ部 40 に送信すると、ミニモニタ部 40 が、指示されたプリミティブコマンドを実行するための処理を行うことになる。

図 4 に、デバッグモード時のメモリマップの例を示す。図 4 の D1、D2、D3 に示すように、デバッグモード時には、図 3 の制御レジスタ 46、ミニモニタ RAM 44、ミニモニタ ROM 42 のアドレスも、メモリマップ上に割り付けられる。

### 3. プリミティブコマンドへの変換

図 5 A、図 5 B、図 5 C、図 5 D に、各種のデバッグコマンドをプリミティブ

コマンドへ変換する処理について模式的に示す。

例えば図5 Aに示すように、(ADD…、SUB…、AND…、OR…、XOR…、LD.W…)という12バイトのプログラムを80010h番地にロードするというデバッグコマンドが発行されたとする。この場合、このプログラムロードコマンドは、ライト(80010h、ADD…、SUB…)、ライト(80014h、AND…、OR…)、ライト(80018h、XOR…、LD.W…)という3つのプリミティブなライトコマンドに変換される。即ち、ミニモニタプログラムが、この3つのプリミティブなライトコマンドを実行することで、プログラムロードコマンドが実現されるようになる。

また図5 Bに示すようにステップ実行コマンドというデバッグコマンドが発行されたとする。すると、このステップ実行コマンドは、図3の制御レジスタ46のステップ実行イネーブルビットへのライトコマンド(図4のD1のアドレスへのライトコマンド)とGOコマンドに変換される。即ち、ミニモニタプログラムが、このプリミティブなライトコマンドとGOコマンドを実行することで、ステップ実行コマンドが実現されるようになる。

また図5 Cに示すように内部レジスタリードコマンドというデバッグコマンドが発行されたとする。すると、この内部レジスタリードコマンドは、メモリマップ上のミニモニタRAM44(内部レジスタの内容の退避先)からのリードコマンド(図4のD2のアドレスからのリードコマンド)に変換される。即ち、ミニモニタプログラムが、このプリミティブなリードコマンドを実行することで、内部レジスタリードコマンドが実現されるようになる。内部レジスタライトコマンド、メモリリードコマンド、メモリライトコマンドも同様にして実現される。

また図5 Dに示すようにブレークポイント設定コマンドというデバッグコマンドが発行されたとする。すると、このブレークポイント設定コマンドは、制御レジスタ46のブレークイネーブルビット及びブレークアドレスビットへのライトコマンドに変換される。即ち、ミニモニタプログラムが、このプリミティブなライトコマンドを実行することで、ブレークポイント設定コマンドが実現されるようになる。

このように本実施形態では、複雑で多様なデバッグコマンドが、プリミティブでシンプルなりード、ライト、GOコマンドに変換される。そして、ミニモニタプログラムは、このプリミティブなりード、ライト、GOコマンドを実行するだけでよい。このため、ミニモニタプログラムの命令コードサイズは非常に小さくなる。

この結果、ミニモニタROM 42のメモリ容量も小さくでき、小さなハードウェア規模でオンチップデバッグ機能を実現できるようになる。

## 4. SIOの構成例

図6にSIO 48の構成例を示す。SIO 48は、送受信バッファ70、シフトレジスタ76、送受信切替部78、クロック制御部80及び制御レジスタ84を含む。

ここで送受信バッファ70は、送信データ、受信データを一時的に蓄えるためのものであり、送信バッファ72、受信バッファ74を有する。シフトレジスタ76は、送信バッファ72からの送信データをパラレルデータからシリアルデータに変換し送受信切替部78に出力する機能を有する。また送受信切替部78からの受信データをシリアルデータからパラレルデータに変換し受信バッファ74に出力する機能も有する。送受信切替部78は、データの送信と受信とを切り替えるためのものである。これにより、TXD/RXDを使用した半2重のデータ送受信が可能になる。

クロック制御部80は、内蔵する分周回路82によりBCLKを分周し、この分周により得られたサンプリングクロックSMC1をシフトレジスタ76に出力する。シフトレジスタ76は、このSMC1に基づき動作する。またBCLKはデバッグツール60にも供給される。これにより、マイクロコンピュータ20とデバッグツール60により、BCLKが共有されるようになる。

分周回路82での分周比は制御レジスタ84により設定される。即ちCPU 22により実行されるミニモニタプログラムが、所望の分周比を制御レジスタ84に書き込むことで、分周回路82での分周比が設定されることになる。なお、制御レジスタ84のアドレスも、図3の制御レジスタ46と同様に、図4のD1の位置に割り付けられている。

## 5. デバッグツールの構成例

図7にデバッグツール60の構成例を示す。

CPU90は、ROM108に格納されるプログラムを実行したり、デバッグツール60の全体の制御を行うものである。送受信切替部92は、データの送信と受信とを切り替えるためのものである。クロック制御部94は、CPU90のSCLK端子、アドレスアップカウンタ100、トレースメモリ104に供給するクロックを制御するものである。このクロック制御部94には、マイクロコンピュータ20(SIO48)からのBCLKが入力される。クロック制御部94は周波数検出回路95、分周回路96を含む。周波数検出回路95は、BCLKの周波数が属する周波数範囲を検出して、その結果を制御レジスタ98に出力する。また分周回路96での分周比は制御レジスタ98により制御される。即ちCPU90により実行されるメインモニタプログラム(メインモニタROM110に格納)が、制御レジスタ98からBCLKの周波数範囲を読み出す。そして、メインモニタプログラムは、この周波数範囲に応じた最適な分周比を決定し、この分周比を制御レジスタ98に書き込む。そして、分周回路96は、この分周比でBCLKを分周してSMC2を生成し、CPU90のSCLK端子に出力する。

アドレスアップカウンタ100は、トレースメモリのアドレスをカウントアップするためのものである。セクタ102は、ライン122(アドレスアップカウンタ100が出力するアドレス)とライン124(アドレスバス120からのアドレス)のいずれかを選択し、トレースメモリ104のアドレス端子にアドレスを出力する。またセクタ106は、ライン126(図3のトレース部50の出力であるDST[2:0]、DPCO)とライン128(データバス118)のいずれかを選択し、トレースメモリ104のデータ端子にデータを出力したり、データ端子からデータを取り出す。

ROM108はメインモニタROM110(図3のメインモニタ部62に相当)を含み、メインモニタROM110には、メインモニタプログラムが格納される。このメインモニタプログラムは、図5A~図5Dで説明したように、デバッグコマンドをプリミティブコマンドに変換するための処理を行う。RAM112

は、CPU 90のワーク領域となるものである。

RS 232Cインターフェース114、パラレルインターフェース116は、図3のホストシステム66とのインターフェースとなるものであり、ホストシステム66からのデバッグコマンドはこれらのインターフェースを介してCPU 90に入力されることになる。クロック生成部18は、CPU 90を動作させるクロックなどを生成するものである。

次に本実施形態でのリアルタイムトレース処理について簡単に説明する。本実施形態では、図3のCPU 22の命令実行のステートを表す3ビットのDST[2:0]と、分岐先のPC値を表すDPCOをトレースメモリ104に蓄える。そして、トレースメモリ104に蓄えられたデータと、ユーザプログラムのソースコードとに基づいて、トレースデータを合成する。このようにすることで、マイクロコンピュータ20とデバッグツール60との間の接続ラインの本数を少なくしながら、リアルタイムトレース機能を実現することが可能になる。

ユーザプログラム実行モードにおいては、ライン122が選択され、セレクト102を介してアドレスアップカウンタ100の出力がトレースメモリ104のアドレス端子に入力される。また、ライン126が選択され、セレクト106を介してDST[2:0]、DPCOがトレースメモリ104のデータ端子に入力される。ここでアドレスアップカウンタ100には、まず最初に、データバス118、アドレスバス120を用いてCPU 90により図8Aに示すようなスタートアドレスが設定される。またアドレスアップカウンタ100のST/SP（開始/停止）端子には、トレース範囲を特定するDST[2]のラインが接続される。そして図8Bに示すように、DST[2]のラインに第1のパルス130が入力されると、アドレスアップカウンタ100のアドレスアップカウントが開始する。そして、DST[2]のラインに第2のパルス132が入力されると、アドレスアップカウンタ100のアドレスアップカウントが停止し、トレース動作が停止する。このようにして、所望のトレース範囲でのデータ（DST[2:0]、DPCO）をトレースメモリ104に蓄えることが可能になる。

一方、ユーザプログラム実行モードからデバッグモードに移行すると、ライン

124が選択され、セクタ102を介してアドレスバス120からのアドレスがトレースメモリ104のアドレス端子に入力される。またライン128が選択され、セクタ106を介してトレースメモリ104からのデータがデータバス118に出力される。これにより、トレースメモリ104に蓄えられたデータ（DST[2:0]、DPCO）を、デバッグモード時にCPU90（メインモニタプログラム）が読み出すことが可能になる。そして、読み出されたデータとユーザープログラムのソースコードとに基づいて、トレースデータを合成することが可能になる。

## 6. データの送受信

さて、図9Aに示すように、ミニモニタ部40とメインモニタ部62の間でのデバッグデータの通信の手法としては、TXD（送信）とRXD（受信）のラインを別々に設け、全2重で通信する手法が考えられる。

しかしながら、このようにデバッグデータの通信のために2本のライン（端子）を使用してしまうと、その分だけマイクロコンピュータの端子数（ピン数）が増えてしまい、これはマイクロコンピュータの高コスト化を招く。

そこで本実施形態では、図9Bに示すように、ミニモニタ部40とメインモニタ部62との間に1本のTXD/RXDライン（双方向通信ライン）を設け、半2重の双方向通信を行う。このようにすることで、マイクロコンピュータの端子数の増加を最小限に抑えることができ、マイクロコンピュータの低コスト化を図れる。

そして更に本実施形態では、図9Cに示すように、スレーブとなるミニモニタ部40が、マスタとなるメインモニタ部62からデータを受信したことを条件に、その受信データに対応する処理を行い、その受信データに対応する応答データをメインモニタ部62に送信する。即ち、メインモニタ部62がデータ（コマンド）をミニモニタ部40に送信すると、ウェイト状態となっていたミニモニタ部40がこれを受信し、その受信データに対応する処理を行う。そして、その受信データに対応するデータ（リプライ）をメインモニタ部62に送信する。その後、ミニモニタ部40は、メインモニタ部62からデータを受信するまでウェイト状

態になる。即ちミニモニタ部 40 は、メインモニタ部 62 からデータを受信するまで動作を停止し、データを受信したことを条件に動作を開始する。このようにすることで、ミニモニタ部 40 とメインモニタ部 62 との間の通信ラインを 1 本にしなが、データを適正に送受信できるようになる。

さて、図 9 A の通信手法は、TXD と RXD が別ラインになっているため、図 9 B に比べてデータを高速に通信できるという利点がある。また、ミニモニタ部 40、メインモニタ部 62 の一方で通信エラーが発生した場合に、即座にエラーメッセージを他方に返すことができるという利点もある。例えば、ミニモニタ部 40 で通信エラーが発生した場合には、RXD でのデータ受信の終了を待つことなく TXD を使用して即座にエラーメッセージをメインモニタ部 62 に返すことができる。

一方、本実施形態では後述するように、ミニモニタ部 40 とメインモニタ部 62 とで BCLK を共有させている。これにより後述するように、最適な速度で高速にデータを通信できるようになる。したがって、図 9 A のような通信ラインを 2 本設ける構成にせず、図 9 B のように通信ラインを 1 本だけ設ける構成にしても、問題なくデバッグデータを高速に送受信できるようになる。

また、本実施形態では後述するように、送受信データは固定長でありデータ長が短い（例えば 14 バイト）。したがって、例えばミニモニタ部 40 で通信エラーが発生した場合、受信処理の終了を待ってからエラーメッセージを送信しても、時間的な遅れはそれほど大きくならない。また、送受信データのデータ長が短いため、通信エラーの発生自体も最小限に抑えることができる。

このように本実施形態では、デバッグデータの通信ラインを 1 本だけ設ける構成にすることでマイクロコンピュータの端子数を減らすという利益を得ている。そしてこの利益を得るために生じる不利益（通信速度の低下、エラーメッセージの遅延）を、BCLK を共有化したり送受信データを固定長の短いデータにすることで解消している。

## 7. 送受信データのフォーマット及び種類

図 10 A に、TXD/RXD のラインで送受信されるデータのフォーマット例

を示す。送受信データは、1バイトのID（コマンド識別データ）、1バイトのデータサイズ、4バイトのアドレス、4バイトのデータ1、4バイトのデータ2から成る14バイトの固定長データになっている。

図10Bに示すように、メインモニタ部62がミニモニタ部40にGOコマンドの実行を指示する場合、ミニモニタ部40が受信するデータのIDには、GOコマンドの識別データである00hが設定される。そしてこの場合には、ミニモニタ部40は、メインモニタ部62にデータを送信しない。

図10Cに示すように、メインモニタ部62がライトコマンドの実行を指示する場合、ミニモニタ部40の受信データのIDには、ライトコマンドの識別データである01hが設定される。また受信データのアドレス、データ1、データ2には、各々、ライトアドレス、ライトデータ1、ライトデータ2が設定される。そして、ミニモニタ部40の送信データのデータ1には01hが設定される。

なお、ライトコマンドを、バイトデータのライトコマンド、ハーフワードデータのライトコマンド、ワードデータのライトコマンド、ダブルワードデータのライトコマンドというように、ライトするデータの長さに応じて複数種類用意するようにしてもよい。このようにした場合には、各々のライトコマンドに対して異なったIDを割り振ることになる。

図10Dに示すように、メインモニタ部62がリードコマンドの実行を指示する場合、ミニモニタ部40の受信データのIDには、リードコマンドの識別データである02hが設定される。また受信データのアドレスにはリードアドレスが設定される。そして、ミニモニタ部40の送信データのデータ1、データ2には、各々、リードコマンド処理で得られたリードデータ1、リードデータ2が設定される。

さて、本実施形態では、ミニモニタ部62が実行するプリミティブコマンドとして、GO、ライト、リードコマンド以外にも、外部ルーチンジャンプ、データフィルなどのコマンドを用意している。

ここで外部ルーチンジャンプコマンドは、外部ルーチンにジャンプすることを指示するコマンドである。このような外部ルーチンジャンプコマンドを用いるこ

とで、例えばフラッシュメモリ（EEPROM）の初期化プログラムや書き込みプログラムのルーチンへのジャンプが可能になる。そして図11Aに示すように、メインモニタ部62が外部ルーチンジャンプコマンドの実行を指示する場合、ミニモニタ部40の受信データのIDには、外部ルーチンジャンプコマンドの識別

データである03hが設定される。また受信データのデータサイズ、アドレス、データ1、データ2には、各々、18h（誤動作防止チェック）、%R12（ルーチンアドレス）、%R13（ライトデータ）、%R14（データアドレス）が設定される。そして、ミニモニタ部40の送信データのデータ1には、%R10（戻り値。戻り値が0の場合に正常終了）が設定される。

またデータフィルコマンドは、メモリを所与の値（例えば0）でフィルするためのコマンドである。例えば大容量のメモリの全てのビットを0の値に設定する場合、ライトコマンドを用いたのでは処理時間が非常に長くなる。このような場合、データフィルコマンドが有効になる。そして図11Bに示すように、メインモニタ部62がデータフィルコマンドの実行を指示する場合、ミニモニタ部40の受信データのIDには、データフィルコマンドの識別データである04hが設定される。また受信データのデータサイズ、アドレス、データ1、データ2には、各々、データサイズである1、2又は4、スタートアドレス、フィル回数、フィルパターンが設定される。

このように本実施形態では、メインモニタ部62からの受信データに、ミニモニタ部40が実行するプリミティブコマンドの識別データIDを含ませている。

このようにすることで、プリミティブコマンドの実行の指示を簡易にミニモニタ部40に伝えることが可能になる。

## 8. 固定長の送受信データ

本実施形態では図10Aに示すように、ミニモニタ部40、メインモニタ部62間の送受信データを14バイトの固定長のデータにしている。このようにすることで、ミニモニタプログラムの命令コードサイズを更に小さくすることが可能になる。

即ち送受信データを可変長にすると、図12AのE1、E2、E3に示す処理

部分（命令列）が、ほとんど全てのコマンドについて必要になる。これらのE 1、E 2、E 3の処理部分は、どれだけのデータ数の処理が必要かを判断する部分である。即ち可変長データを処理する場合には、送受信データに含まれるデータサイズに基づいて、処理すべきデータの数を知る必要がある。そして、そのデータ数を、例えばワーク領域であるRAM上に保持しておいて、1つのデータの処理が終了する毎にこのデータ数をデクリメントしたり、データ数が0になったか否かを判断したりする処理が必要になる。このため、図12Aに示すように、ミニモニタプログラムのソースコードのサイズが大きくなる。

これに対して、本実施形態では、送受信データを固定長にしている。このため、図12Aと図12Bを比較すればわかるように、ミニモニタプログラムのソースコードのサイズを可変長の場合に比べて例えば2/3程度にできる。これにより、図3のミニモニタROM42のサイズを更に小さくでき、小さなハードウェア規模でオンチップデバッグ機能を実現できるようになる。

なお、送受信データを固定長にすると通信効率が悪化するため、可変長にする場合に比べて通信速度が低下するという問題が生じる。そこで、本実施形態では後述するように、ミニモニタ部40とメインモニタ部62にBCLKを共有させている。これにより、最適な速度で高速にデータを通信できるようになり、上記の問題を解消できる。

## 9. ミニモニタROM

本実施形態では図3に示すように、マイクロコンピュータ20内にミニモニタROM42を設け、このミニモニタROM42にミニモニタプログラムを格納するようにしている。このようにすることで、ハードウェアの小規模化、マイクロコンピュータの低コスト化を図れるようになる。

例えば図13Aに示す構成では、マイクロコンピュータ330にローダロジック回路332及びRAM334を設ける。そして、このローダロジック回路332を用いて、JTAGインターフェース336を介して外部からRAM334にモニタプログラムをロードする。しかしながら、この構成では、ローダロジック回路332や、サイズがROMの5～10倍程度になるRAM334をマイクロ

コンピュータ 330 内に設ける必要がある。このため、マイクロコンピュータ 330 の大規模化、高コスト化の問題を招く。

これに対して、本実施形態では図 13B に示すように、ミニモニタプログラムは、サイズが RAM の  $1/5 \sim 1/10$  倍程度になるミニモニタ ROM 42 に格納される。またローダロジック回路も必要ない。したがって、図 13A の構成に比べて、マイクロコンピュータ 20 の小規模化、低コスト化を図れるようになる。

また図 13A の構成では、電源投入時又はリセット時に、CPU を一旦停止し、次にローダロジック回路 332 でモニタプログラムを RAM 334 にロードし、その後、CPU をデバッグモードで再スタートする必要がある。このため、処理が複雑化すると共に、デバッグモードのスタートに時間を要するようになってしまう。

これに対して、図 13B の本実施形態では、RAM にミニモニタプログラムをロードする必要がある。このため、電源投入時又はリセット時に、CPU を一旦停止することなく、CPU のデバッグモードの動作をすぐにスタートできるようになる。

#### 10. BCLK の共有化

さて、マイクロコンピュータとデバッグツールとの間でのデータの通信方式としては、いわゆる同期式と呼ばれるものや調歩同期式と呼ばれるものを採用できる。そして ICE においては、マイクロコンピュータとデバッグツールとの間の通信ラインの本数をできる限り少なくすることが望まれる。更に通信データのサンプリングエラーをできる限り防止することも望まれる。

ところが同期式で通信を行う場合には、図 14A に示すように、マイクロコンピュータ 340 (第 1 の情報処理装置) とデバッグツール 342 (第 2 の情報処理装置) との間に 4 本の通信ラインを設ける必要がある。即ち、送信データである TXD のライン、TXD のサンプリングクロックである TCLK のライン、受信データである RXD のライン、RXD のサンプリングクロックである RCLK のラインが必要になる。このため、通信ラインの本数が不要に増えてしまう。

一方、調歩同期式で通信を行う場合には、図 14B に示すように、マイクロコ

ンピュータ 340 とデバッグツール 342 は、別々にほぼ同一周波数のクロックを持つことになる。例えばマイクロコンピュータ 340 はクロック CLK 1 を持ち、デバッグシステム 342 はクロック CLK 2 を持ち、CLK 1 と CLK 2 の周波数をほぼ同一にする。そしてマイクロコンピュータ 340 は、図 15 A に示すように、CLK 1 を分周することでサンプリングクロック SMC 1 を生成し、調歩同期式で通信されるデータの各ビット（スタートビット、D 0 ～D 7、ストップビット）を、この SMC 1 でサンプリングする。またデバッグツール 342 は、図 15 B に示すように、CLK 2 を分周することでサンプリングクロック SMC 2 を生成し、調歩同期式で通信されるデータの各ビット（スタートビット、D 0 ～D 7、ストップビット）をこの SMC 2 でサンプリングする。

しかしながら、この調歩同期式では、マイクロコンピュータ 340 に含まれる CPU の動作周波数が高くなり CLK 1 及び CLK 2 の周波数が高くなると、SMC 1 及び SMC 2 の周波数も高くなり、通信データのサンプリングエラーが生じやすくなってしまふ。逆に言えば、通信データのサンプリングエラーが生じない程度までしか、CLK 1 及び CLK 2 の周波数を高くできない。これは、マイクロコンピュータ 340 が高速動作する環境でのデバッグ作業ができないということを意味する。即ち、デバッグ作業時においては、マイクロコンピュータのクロック周波数を下げなければいけなくなる。

このような問題を解決するために本実施形態では、図 16 に示すように、マイクロコンピュータ 140 とデバッグツール 150 とで、サンプリングクロックを生成するための BCLK を共有させている。

より具体的には、マイクロコンピュータ 140（第 1 の情報処理装置）は、通信部 142（図 3 の SIO 48 に相当）を含む。そして通信部 142 は、送受信回路 144（図 6 の送受信バッファ 70、シフトレジスタ 76 及び送受信切替部 78 に相当）、分周回路 146（図 6 の分周回路 82 に相当）を含む。この分周回路 146 は、図 17 A に示すように、BCLK（第 1 のクロック）を分周し、調歩同期式で送受信されるデータの各ビットをサンプリングするためのサンプリングクロック SMC 1 を生成する。そして、送受信回路 144 は、この SMC 1

に基づいてデータを送受信する。更にマイクロコンピュータ 140 は、BCLK をデバッグツール 150 に供給する。

デバッグツール 150 (第 2 の情報処理装置) は、通信部 152 を含む。そして通信部 152 は、送受信回路 154 (図 7 の CPU 90、送受信切替部 92 に相当)、分周回路 156 (図 7 の分周回路 96 に相当) を含む。この分周回路 156 は、図 17 B に示すように、マイクロコンピュータ 140 から供給された BCLK を分周し、サンプリングクロック SMC2 を生成する。そして、送受信回路 154 は、この SMC2 に基づいてデータを送受信する。

このように本実施形態では、調歩同期式でありながら、サンプリングクロック SMC1、SMC2 を生成するための BCLK をマイクロコンピュータ 140 とデバッグツール 150 とで共有する。これにより、通信データのサンプリングエラーの発生率を、図 14 B に示す一般的な調歩同期式通信に比べて格段に減少できる。また、図 14 A の同期式通信では、4 本の通信ラインが必要であったが、本実施形態では図 16 に示すように 2 本の通信ラインで済む (全 2 重の場合には 3 本)。したがって、マイクロコンピュータ 140 とデバッグツール 150 との間の通信ラインの本数を、図 14 A に比べて少なくできる。この結果、マイクロコンピュータ 140 の端子数を減らすことが可能になり、マイクロコンピュータ 140 の低コスト化を図れるようになる。

特に、図 14 B の構成では、CLK1 (及び CLK2) の周波数が高くなればなるほど、通信データのサンプリングエラーの発生率も高くなる。このため、デバッグ作業時においてマイクロコンピュータ 340 のクロック周波数を高くできず、マイクロコンピュータ 340 が高速動作する環境でのデバッグ作業ができなかった。

これに対して、図 16 の本実施形態では、マイクロコンピュータ 140 もデバッグツール 150 も BCLK に基づいてサンプリングクロックを生成している。このため、BCLK の周波数が高くなっても、サンプリングエラーの発生率がそれほど高くない。この結果、マイクロコンピュータ 140 が高速動作する環境でのデバッグ作業が可能になり、より実動作時に近い環境でのデバッグ作業が

可能になる。

更に本実施形態では、図18に示すように、通信部142に分周比制御部148（図6の制御レジスタ84に相当）を含ませると共に、通信部152に分周比制御部158（図7の制御レジスタ98に相当）、周波数検出回路159（図7の周波数検出回路95に相当）を含ませている。これにより、SMC1を生成する際の分周比FD1と、SMC2を生成する際の分周比FD2を可変に制御することが可能になる。この結果、BCLKの周波数が変化しても、最適で高速な通信速度でデータを通信することが可能になる。

即ち図19Aに示すようにBCLKの周波数が低くなった場合には、図17A、図17Bで16であった分周比FD1、FD2が例えば8に変更される。これにより、サンプリングクロックSMC1、SMC2は、BCLKを16分周したクロックから8分周したクロックに変更される。この結果、1ビットのデータに対応するBCLKのクロック数が、16であったものが（16クロックモード）、8に変更される（8クロックモード）。

また図19Bに示すようにBCLKの周波数が更に低くなった場合には、図19Aで8であった分周比FD1、FD2が例えば4に変更される。これにより、サンプリングクロックSMC1、SMC2は、BCLKを8分周したクロックから4分周したクロックに変更される。この結果、1ビットのデータに対応するBCLKのクロック数が、8であったものが（8クロックモード）、4になるように変更される（4クロックモード）。

このようにすることで、BCLKの周波数が低くなった場合にも、データの通信速度は結局低くならなくなる。この結果、最適で高速な通信速度でデータを通信することが可能になる。

特に、マイクロコンピュータのクロック周波数は、マイクロコンピュータを使用するユーザ毎に異なったものになるのが一般的である。即ち、あるユーザは60MHzのクロックでマイクロコンピュータを動作させ、別のユーザは20MHzのクロックでマイクロコンピュータを動作させる。

しかしながら、図14A、図14Bの通信方式では、マイクロコンピュータの

クロック周波数が変化すると、データの通信速度も変化してしまう。即ち、クロック周波数が低くなるとデータの通信速度も低くなってしまう。したがって、最大限の通信速度でデータを通信することができなくなる。

これに対して、本実施形態では、マイクロコンピュータのクロック周波数が、マイクロコンピュータを使用するユーザに応じて変化すると、分周比 $FD1$ 、 $FD2$ も変化し、1ビットのデータに対応するクロック数も変化する。即ちクロック周波数が低くなると、分周比 $FD1$ 、 $FD2$ も小さくなり、1ビットのデータに対応するクロック数も少なくなる。この結果、通信速度は結局低くならず、最適で高速な通信速度で通信を行えるようになる。即ち、多様な周波数のクロックを使用するユーザに応じて、最適な通信速度で通信を行えるようになる。

次に、通信部142、152での処理について図20、図21のフローチャートを用いて更に詳細に説明する。

図20に示すように、まず、図18の通信部152内の周波数検出回路159が、マイクロコンピュータ140から供給される $CLK$ の周波数を検出する（ステップV1）。そして、 $CLK$ の周波数が30MHz以上であるか否かを判断し（ステップV2）、30MHz以上である場合には、分周比制御部158が分周比 $FD2$ を16に設定する（ステップV3）。そして、 $FD2$ が16であることを知らせる分周比データを、送受信回路154を介してマイクロコンピュータ140に送信する（ステップV4）。次に、分周回路156が $FD2=16$ で $CLK$ を分周し $SMC2$ を生成する（ステップV5）。そして、以降は、この $SMC2$ によりデータの送受信を行う。

$CLK$ の周波数が30MHzより低い場合には、周波数が15MHz以上か否かを判断する（ステップV6）。そして、周波数が15MHz以上である場合には $FD2=8$ に設定し（ステップV7）、ステップV4、V5と同様の処理を行う（ステップV8、V9）。また、 $CLK$ の周波数が15MHzより低い場合には $FD2=4$ に設定し（ステップV10）、ステップV4、V5と同様の処理を行う（ステップV11、V12）。

一方、マイクロコンピュータ140側では図21のフローチャートに示すよう

な処理を行う。即ち、まず、デバッグツール 150 から送受信回路 144 を介して分周比データを受信する（ステップ W1）。次に、受信した分周比データに基づいて分周比制御部 148 が分周比 FD1 を決定する（ステップ W2）。そして、分周回路 146 は、この FD1 で BCLK を分周し SMC1 を生成する。そして、以降は、この SMC1 でデータの送受信を行う。

### 1.1. ミニモニタ部の詳細な処理例

次にミニモニタ部の詳細な処理例について説明する。

図 22 に示すように、ユーザプログラムの実行中にブレークが発生すると、ミニモニタプログラムの処理がスタートし、ユーザプログラム実行モードからデバッグモードに移行する。そして、ミニモニタプログラムが所与のコマンド処理を行いリターン命令を実行すると、デバッグモードからユーザプログラム実行モードに戻る。

図 23、図 24 に、デバッグモードでのミニモニタプログラムの処理を表すフローチャートを示す。

デバッグモードに移行すると、ミニモニタプログラムは、まず、図 3 の CPU 22 の内部レジスタ 24 の内容をミニモニタ RAM 44 に退避する（ステップ S1）。そして、ミニモニタプログラムが使用する制御レジスタ 46 の設定処理を行う（ステップ S2）。

次に、デバッグツール 60 から受信した 14 バイトのデータ（図 10 A 参照）を、受信バッファ 74（図 6 参照）にライトする（ステップ S3）。そして、受信バッファ 74 のデータの先頭の 1 バイト（コマンド識別データ ID）をチェックする（ステップ S4）。

そして図 24 に示すように、ID がリードコマンドを示すものであった場合には（図 10 D 参照）、受信バッファ 74 からリードアドレスを取得する（ステップ S5、S6）。そして、取得したリードアドレスからデータをリードし、送信バッファ 72 にライトする（ステップ S7）。次に、送信バッファ 72 のデータをデバッグツール 60 に送信する（ステップ S8）。そして、図 23 のステップ S3 に戻り、次の受信データを受信バッファ 74 にライトする。

I Dがライトコマンドを示すものであった場合には（図10C参照）、受信バッファ74からライトアドレスを取得する（ステップS9、S10）。そして、受信バッファ74からライトデータを取得し、ステップS10で取得したライトアドレスにライトする（ステップS11）。

I Dが外部ルーチンジャンプコマンドを示すものであった場合には（図11A参照）、受信バッファ74からルーチンアドレスを取得する（ステップS12、S13）。そして、外部ルーチンにジャンプ後、ミニモニタプログラムにリターンする（ステップS14）。

I DがGOコマンドを示すものであった場合には（図11B参照）、ミニモニタRAM44に退避したデータを内部レジスタ24にリストアする（ステップS15、S16）。そして、図22に示すようにユーザプログラムにリターンし、デバッグモードから抜ける（ステップS17）。

一方、I Dがリード、ライト、外部ルーチンジャンプ、GOコマンドのいずれでもなかった場合には、処理が必要ないと判断する（ステップS15、S18）。そして送信バッファ72にダミーのデータをライトする（ステップS19）。なお、図24では、データフィルコマンドの処理については省略している。

以上のようにして、デバッグコマンドを変換することで得られたプリミティブコマンドが、ミニモニタプログラムにより実行されることになる。

## 12. 電子機器

次に、以上の本実施形態のマイクロコンピュータを含む電子機器に関して説明する。

例えば図25Aに電子機器の1つであるカーナビゲーションシステムの内部ブロック図を示し、図26Aにその外観図を示す。カーナビゲーションシステムの操作はリモコン510を用いて行われ、GPSやジャイロからの情報に基づいて位置検出部520が車の位置を検出する。地図などの情報はCDROM530（情報記憶媒体）に格納されている。画像メモリ540は画像処理の際の作業領域になるメモリであり、生成された画像は画像出力部550を用いて運転者に表示される。マイクロコンピュータ500は、リモコン510、位置検出部520、

CDROM530などのデータ入力源からデータを入力し、種々の処理を行い、処理後のデータを画像出力部550などの出力装置を用いて出力する。

図25Bに電子機器の1つであるゲーム装置の内部ブロック図を示し、図26Bにその外観図を示す。このゲーム装置では、ゲームコントローラ560からのプレーヤの操作情報、CDROM570からのゲームプログラム、ICカード580からのプレーヤ情報等に基づいて、画像メモリ590を作業領域としてゲーム画像やゲーム音を生成し、画像出力部610、音出力部600を用いて出力する。

図25Cに電子機器の1つであるプリンタの内部ブロック図を示し、図26Cにその外観図を示す。このプリンタでは、操作パネル620からの操作情報、コードメモリ630及びフォントメモリ640から文字情報に基づいて、ビットマップメモリ650を作業領域として、印刷画像を生成し、プリント出力部660を用いて出力する。またプリンタの状態やモードを表示パネル670を用いてユーザに伝える。

本実施形態のマイクロコンピュータ又はデバッグシステムによれば、図25A～図26Cの電子機器を動作させるユーザプログラムの開発の容易化、開発期間の短縮化を図れるようになる。またマイクロコンピュータが実動作する環境と同じ環境で、ユーザプログラムのデバッグ作業を行うことができるため、電子機器の信頼性を高めることができる。また電子機器に組み込まれるマイクロコンピュータのハードウェアを小規模化、低コスト化できるため、電子機器の低コスト化も図れるようになる。更にミニモニタプログラムの命令コードサイズは小さいため、ユーザがプログラムや各種データの格納に使用するメモリ領域を最大限に確保でき、場合によれば、ユーザが使用する該メモリ領域を全く使用せずにモニタプログラムを載せることができる。

なお本実施形態のマイクロコンピュータを適用できる電子機器としては、上記以外にも例えば、携帯電話（セルラーフォン）、PHS、ページャ、オーディオ機器、電子手帳、電子卓上計算機、POS端末、タッチパネルを備えた装置、プロジェクタ、ワードプロセッサ、パーソナルコンピュータ、テレビ、ビューファ

インダ型又はモニタ直視型のビデオテープレコーダなど種々のものを考えることができる。

なお、本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。

---

例えば本発明のプリミティブコマンドとしては、本実施形態で説明したものが特に望ましいが、これに限定されるものではない。

またマイクロコンピュータやミニモニタ部（第1のモニタ手段）の構成も本実施形態で説明したものに限定されず、種々の変形実施が可能である。

またデバッグシステムの構成も図7に示すものに限られるものではない。

---

---

---

---

## 請 求 の 範 囲

1. オンチップデバッグ機能を有するマイクロコンピュータであって、  
命令の実行処理を行う中央処理ユニットと、

---

マイクロコンピュータの外部に設けられデバッグコマンドを少なくとも1つのプリミティブコマンドに変換するための処理を行う第2のモニタ手段との間でデータを送受信し、実行するプリミティブコマンドを前記第2のモニタ手段からの受信データに基づいて決定し、決定したプリミティブコマンドを実行するための処理を行う第1のモニタ手段とを含むことを特徴とするマイクロコンピュータ。

2. クレーム1において、

前記プリミティブコマンドが、

ユーザプログラムの実行を開始するコマンド、デバッグモード時におけるメモリマップ上のアドレスにデータをライトするコマンド、及び前記メモリマップ上のアドレスからデータをリードするコマンドを含むことを特徴とするマイクロコンピュータ。

3. クレーム1において、

前記中央処理ユニットの命令実行処理に使用され、デバッグモード時におけるメモリマップ上にそのアドレスが割り付けられる制御レジスタを含むことを特徴とするマイクロコンピュータ。

4. クレーム2において、

---

前記中央処理ユニットの命令実行処理に使用され、デバッグモード時におけるメモリマップ上にそのアドレスが割り付けられる制御レジスタを含むことを特徴とするマイクロコンピュータ。

5. クレーム1において、

前記中央処理ユニットの内部レジスタの内容が退避され、デバッグモード時におけるメモリマップ上にそのアドレスが割り付けられるモニタRAMを含むことを特徴とするマイクロコンピュータ。

6. クレーム2において、

前記中央処理ユニットの内部レジスタの内容が退避され、デバッグモード時におけるメモリマップ上にそのアドレスが割り付けられるモニタRAMを含むことを特徴とするマイクロコンピュータ。

7. クレーム1において、

前記第2のモニタ手段との間で半2重の双方向通信を行うための1本の双方向通信ラインが接続される端子を含み、

スレーブとなる前記第1のモニタ手段が、

マスタとなる前記第2のモニタ手段からデータを受信したことを条件に、該受信データに対応する処理を行い該受信データに対応する応答データを前記第2のモニタ手段に送信することを特徴とするマイクロコンピュータ。

8. クレーム2において、

前記第2のモニタ手段との間で半2重の双方向通信を行うための1本の双方向通信ラインが接続される端子を含み、

スレーブとなる前記第1のモニタ手段が、

マスタとなる前記第2のモニタ手段からデータを受信したことを条件に、該受信データに対応する処理を行い該受信データに対応する応答データを前記第2のモニタ手段に送信することを特徴とするマイクロコンピュータ。

9. クレーム1において、

前記第2のモニタ手段からの受信データが、前記第1のモニタ手段が実行するプリミティブコマンドの識別データを含むことを特徴とするマイクロコンピュータ。

10. クレーム2において、

前記第2のモニタ手段からの受信データが、前記第1のモニタ手段が実行するプリミティブコマンドの識別データを含むことを特徴とするマイクロコンピュータ。

11. クレーム1において、

前記第1のモニタ手段が、

前記第2のモニタ手段との間で固定長のデータを送受信することを特徴とする

マイクロコンピュータ。

12. クレーム2において、

前記第1のモニタ手段が、

前記第2のモニタ手段との間で固定長のデータを送受信することを特徴とする

マイクロコンピュータ。

13. クレーム1において、

前記第1のモニタ手段の処理を実行するためのモニタプログラムがROMに格納されていることを特徴とするマイクロコンピュータ。

14. クレーム2において、

前記第1のモニタ手段の処理を実行するためのモニタプログラムがROMに格納されていることを特徴とするマイクロコンピュータ。

15. クレーム1において、

前記第1のモニタ手段が、

第1のクロックを分周し、調歩同期式で送受信されるデータの各ビットをサンプリングするための第1のサンプリングクロックを生成する第1の分周回路と、

前記第1のサンプリングクロックに基づいてデータを送受信する回路とを含み、

前記第1のモニタ手段が、

前記第2のモニタ手段が含む第2の分周回路が第2のサンプリングクロックを生成するための信号として、前記第1のクロックを、前記第2のモニタ手段に供給することを特徴とするマイクロコンピュータ。

16. クレーム2において、

前記第1のモニタ手段が、

第1のクロックを分周し、調歩同期式で送受信されるデータの各ビットをサンプリングするための第1のサンプリングクロックを生成する第1の分周回路と、

前記第1のサンプリングクロックに基づいてデータを送受信する回路とを含み、

前記第1のモニタ手段が、

前記第2のモニタ手段が含む第2の分周回路が第2のサンプリングクロックを生成するための信号として、前記第1のクロックを、前記第2のモニタ手段に供

給することを特徴とするマイクロコンピュータ。

17. クレーム1において、

前記第1のモニタ手段がリード及びライト可能なモニタRAMを含み、

前記第1のモニタ手段が、

ユーザプログラムの実行がブレイクしデバッグモードに移行した場合に、前記中央処理ユニットのプログラムカウンタ値及び内部レジスタの内容を前記モニタRAMに待避することを特徴とするマイクロコンピュータ。

18. クレーム2において、

前記第1のモニタ手段がリード及びライト可能なモニタRAMを含み、

前記第1のモニタ手段が、

ユーザプログラムの実行がブレイクしデバッグモードに移行した場合に、前記中央処理ユニットのプログラムカウンタ値及び内部レジスタの内容を前記モニタRAMに待避することを特徴とするマイクロコンピュータ。

19. クレーム1のマイクロコンピュータと、

前記マイクロコンピュータの処理対象となるデータの入力源と、

前記マイクロコンピュータにより処理されたデータを出力するための出力装置とを含むことを特徴とする電子機器。

20. クレーム2のマイクロコンピュータと、

前記マイクロコンピュータの処理対象となるデータの入力源と、

前記マイクロコンピュータにより処理されたデータを出力するための出力装置とを含むことを特徴とする電子機器。

21. クレーム3のマイクロコンピュータと、

前記マイクロコンピュータの処理対象となるデータの入力源と、

前記マイクロコンピュータにより処理されたデータを出力するための出力装置とを含むことを特徴とする電子機器。

22. クレーム5のマイクロコンピュータと、

前記マイクロコンピュータの処理対象となるデータの入力源と、

前記マイクロコンピュータにより処理されたデータを出力するための出力装置

とを含むことを特徴とする電子機器。

23. クレーム7のマイクロコンピュータと、

前記マイクロコンピュータの処理対象となるデータの入力源と、

前記マイクロコンピュータにより処理されたデータを出力するための出力装置

とを含むことを特徴とする電子機器。

24. クレーム9のマイクロコンピュータと、

前記マイクロコンピュータの処理対象となるデータの入力源と、

前記マイクロコンピュータにより処理されたデータを出力するための出力装置

とを含むことを特徴とする電子機器。

25. クレーム11のマイクロコンピュータと、

前記マイクロコンピュータの処理対象となるデータの入力源と、

前記マイクロコンピュータにより処理されたデータを出力するための出力装置

とを含むことを特徴とする電子機器。

26. クレーム13のマイクロコンピュータと、

前記マイクロコンピュータの処理対象となるデータの入力源と、

前記マイクロコンピュータにより処理されたデータを出力するための出力装置

とを含むことを特徴とする電子機器。

27. クレーム15のマイクロコンピュータと、

前記マイクロコンピュータの処理対象となるデータの入力源と、

前記マイクロコンピュータにより処理されたデータを出力するための出力装置

とを含むことを特徴とする電子機器。

28. クレーム17のマイクロコンピュータと、

前記マイクロコンピュータの処理対象となるデータの入力源と、

前記マイクロコンピュータにより処理されたデータを出力するための出力装置

とを含むことを特徴とする電子機器。

29. マイクロコンピュータを含むターゲットシステムのためのデバッグシステムであって、

ホストシステムが発行したデバッグコマンドを少なくとも1つのプリミティブ

コマンドに変換するための処理を行う第 2 のモニタ手段と、

前記第 2 のモニタ手段との間でデータを送受信し、実行するプリミティブコマンドを前記第 2 のモニタ手段からの受信データに基づいて決定し、決定したプリミティブコマンドを実行するための処理を行う第 1 のモニタ手段とを含むことを特徴とするデバッグシステム。

## 要 約 書

小さな命令コードサイズ又は回路規模でオンチップデバッグ機能を実現できるマイクロコンピュータ、電子機器、デバッグシステムを提供することが目的である。メインモニタ部（16）がデバッグコマンドをプリミティブコマンドに変換する。ミニモニタ部（14）はメインモニタ部（16）との間でデータを送受信し、受信データに基づき決定したプリミティブコマンドを実行する。プリミティブコマンドはGO、ライト、リードコマンドを含む。デバッグモード時でのメモリマップ上にアドレスが割り付けられる制御レジスタ、ミニモニタRAMを設ける。スレーブとなるミニモニタ部（14）とマスタとなるメインモニタ部（16）を半2重の双方向通信ラインで接続し送受信データを固定長にする。受信データにコマンド識別データを含ませる。ミニモニタプログラムをROMに格納する。調歩同期式でデータの送受信をしながらサンプリングクロックを生成するためのクロックをミニモニタ部（14）とメインモニタ部（16）とで共有する。

1/26

FIG. 1A




FIG. 1B




FIG. 2




FIG. 3




FIG. 4

デバッグモード時のメモリマップ




FIG. 5A

プログラムロード

$$\left( \begin{array}{l} \text{80010h, 12バイト, ADD ---, SUB ---} \\ \text{AND ---, OR ---, XOR ---, LD.W ---} \end{array} \right) \Rightarrow \begin{array}{l} \text{ライト (80010h, ADD ---, SUB ---)} \\ \text{+ライト (80014h, ADD ---, OR ---)} \\ \text{+ライト (80018h, XOR ---, LD.W ---)} \end{array}$$

FIG. 5B

ステップ実行

$$\Rightarrow \begin{array}{l} \text{制御レジスタのステップ実行イネーブル} \\ \text{ビットへのライト} \\ \text{+GO} \end{array}$$

FIG. 5C

内部レジスタリード

$$\Rightarrow \text{メモリマップ上のモニタRAMへのリード}$$

FIG. 5D

ブレークポイント設定

$$\Rightarrow \begin{array}{l} \text{制御レジスタのブレークイネーブルビット} \\ \text{及びブレークアドレスビットへのライト} \end{array}$$

FIG. 6





FIG. 7



8 / 26

FIG. 8A




FIG. 8B




FIG. 9A




FIG. 9B




FIG. 9C




FIG. 10A データフォーマット

ID	1バイト	} 14バイトの固定長
データサイズ	1バイト	
アドレス	4バイト	
データ 1	4バイト	
データ 2	4バイト	

FIG. 10B' GO コマンド

受信データ

00h
—
—
—
—

送信データ

無し。実行に移る

FIG. 10C ライトコマンド

受信データ

01h
—
ライトアドレス
ライトデータ1
ライトデータ2

送信データ

—
—
—
01h
—

FIG. 10D リードコマンド

受信データ

02h
—
リードアドレス
—
—

送信データ

—
—
—
リードデータ1
リードデータ2

FIG. 11A

## 外部ルーチンジャンプコマンド

受信データ		送信データ	
03h		—	
18h	(誤動作防止チェック)	—	
%R12	(ルーチンアドレス)	—	
%R13	(ライトデータ)	%R10	(戻り値。0が正常終了)
%R14	(データアドレス)	—	

FIG. 11B

## データフィルコマンド


受信データ	送信データ
04h	—
1,2,4	—
スタートアドレス	—
フィル回数	04h
フィルパターン	—

FIG. 12A


FIG. 12B

ミニモニタプログラムのソースコード

ミニモニタプログラムのソースコード



可変長の場合



固定長の場合

13/26

FIG. 13A




FIG. 13B




FIG. 14A




FIG. 14B




FIG. 15A




FIG. 15B




FIG. 16




FIG. 17A





FIG. 17B



18/26

FIG. 18




FIG. 19A






FIG. 19B




20/26

FIG. 20




21/26

FIG. 21



22/26

FIG. 22



23/26

FIG. 23





FIG. 24



25 / 26

FIG. 25 A




FIG. 25 B





FIG. 25 C



26 / 26

FIG. 26A




FIG. 26B





FIG. 26C



## PATENT COOPERATION TREATY

PCT

COMMUNICATION OF  
INTERNATIONAL APPLICATIONS

(PCT Article 20)

From the INTERNATIONAL BUREAU

To:

Assistant Commissioner for Patents  
United States Patent and Trademark  
Office  
Box PCT  
Washington, D.C. 20231  
ÉTATS-UNIS D'AMÉRIQUE

in its capacity as designated Office

Date of mailing:

13 September 1999 (13.09.99)

The International Bureau transmits herewith copies of the international applications having the following international application numbers and international publication numbers:

International application no.:

PCT/JP99/01655

International publication no.:The International Bureau of WIPO  
34, chemin des Colombettes  
1211 Geneva 20, Switzerland

Facsimile No.: (41-22) 740.14.35

Authorized officer:

J. Zahra  
Telephone No.: (41-22) 338.83.38